プロジェクト管理で参考にしたいと思っているのに、「建築・土木などのエンジ系」、「半導体等のハードの設計・製造」、「日本の祭りや共同作業（ユイ）」がある。ついこの前エンジ系の話しは聞くチャンスがありブログに書いた（「エンジのプロジェクトマネジメント」）。
今日は、たまたま、とある会合で半導体関連の人と話チャンスがあった。会合は技術関係でなく立ち話だったけど、相手はある研究所の所属、海外での発表の経験もあるので、さほど的外れじゃないと思う。ただし、チップの種類や企業・部門間で違うことはあるかもしれない。
会話の概要は以下。（ほろ酔いだったりしてるので、聞き違えていたら、ごめんなさい。）
私「ソフトウェアのプロジェクトと比べて、何で半導体の設計とか製造はうまく行ってるの？」
「設計とか製造で、それなりのマージンを持たせるから」
私「それでも、先覚的な場合、うまくマージンどおりになるとは限らないでしょう。」
「それは、他も同じ」 （他って、いわゆる研究系の物性特性とかのことだろう。）
私「半導体もブロック毎の設計になってるけど、設計者の言ったマージンどおりの設計にならないとかインタフェースミスは起きないの？」
「それは、他も同じ。でも、作る前にタイミングとかはシュミレーションで問題ははっきりする事が多い。」
「設計で守るべきルールが少なくない。パターンの線間距離とか、アースの引き回しとか。」 （企業の各社とか部門や部でそれぞれルールを持ってる感じ。）
私「でも先覚的な場合、そのルールを守れない事があるでしょう」
「そこは悩みどころ。ただし、（先覚的とは限らないが）安易に守らない設計の場合に、後で問題発生する事が少なくない。まっ、人による事が少なくない」 （←「守れない」と「守らない」は、全然違うんだろう。）
私「設計と製造はどう切り分けてるの」
「設計の基本は、Ｃみたいなので書くとこまで」 （←Verilogなどの件と思う。）
「その言語で設計上の間違いをチェックする」
「基本的に言語上でのチェックがＯＫなら、その後は製造系の作業」
話しはVerilogなど一般的な情報だけど、キーポイントが分かってよかった気がする。（逆に、一般情報だったのでここで掲載。）
今回身に沁みたのは、ソフトウェアでの設計と製造の未分化やルール厳守が徹底してない点。ただし、分化してＶモデルで猪突猛進で実践しようとするのは大きな問題。またルールの厳守で、一つ覚えのように静的解析ツールの結果での軽微な間違いまでも対応させる態度も大きな問題だ。
